

電気的特性による高融点金属薄膜/半導体接触界面 に関する研究

東海林 実*・浅野 清光

Interface Properties of Sputtered Refractory Metal Thin Films/
Semiconductor Contacts by Electrical Measurements

Minoru SHOJI* and Kiyomitsu ASANO

(2004年11月30日受理)

Semiconductor devices include large numbers of metal/semiconductor contacts. The contacts need the low resistance and high reliability since microprocessing of devices is considerably progressing. Therefore it is necessary to develop the new contact materials and new processing technology. In this study, to understand and control interfacial phenomena, the refractory metals/semiconductor contacts formed by RF magnetron sputtering have been studied with I-V, 1/C²-V properties before and after surface cleaning and annealing of the Si and GaAs wafers. The Schottky barrier heights of Ti/Si contacts indicated 0.8~0.9eV. And those of Ti, Ni, W, Mo/GaAs contacts indicated the nearly constant value (0.5~0.7eV). The Ti/Si contact before surface cleaning and after 700°C heating showed the ohmic contact, but the other Ti/Si and Ti, Ni, W, Mo/GaAs contacts showed the rectifying contact. The Ni/GaAs contact after 500°C heating showed the green Ni surface. We found out the As oxides on the Ni surface by Auger Electron Spectroscopy.

1. はじめに

近年、ULSI に代表される半導体デバイスの微細化、高集積化は、驚異的な速さで進展してきている。半導体デバイスには電極として金属/半導体接触が不可欠であり、デバイス中には膨大な数の電極が存在するが、デバイスの微細化に伴い電極領域の低抵抗化、高信頼性化が求められている。

従来、電極金属には Al 系材料がよく用いられてきた。Al 系材料は低抵抗率で、Si との密着性が良く、信頼性、再現性に優れている。しかしデバイスの微細化が進んだ結果、低温界面反応による>Contact 不良、抗率の増大など新たな問題が発生した¹⁾。

一方、低温界面反応により金属の融点よりはるかに低い温度で半導体との化合物が形成されるため、高融点金属の電極利用を考え始めている。一例として、MOS デバイスのソース、ドレイン及びゲ

ト上に Ti または Co をスパッタし、加熱処理を経てシリサイド (M-Si 合金層) を形成するシリサイドプロセスが挙げられる。このプロセスでは、シリサイド化に伴う Si 層の表面荒れや、微細化に伴う細線効果が抵抗を増大させる原因となっており、新シリサイド形成プロセスが今後の課題となっている²⁾。

高融点金属は熱的に安定であり、シリサイド化により低抵抗、高密着性が期待できる。また、シリサイド層は組成や厚さがきわめて均一であり、シリサイドと Si との界面が Si 表面でなく、その内部に形成されるため不純物に汚染されない理想的な層を形成できる³⁾。しかし、シリサイドの形成過程には未だ解明されていない部分が多い。

そこで本研究では、高融点金属薄膜 (Ti, Ni, W, Mo) と半導体 (Si, GaAs) の接触試料を RF マグネットロニンスパッタ法により作製し、I-V 特性、C-V 特性を測定し、界面の状態について考察した。また、オージェ電子分光法により加熱による試料表面の変化を調べた。

* 秋田高専専攻科学生

2. 金属/半導体接触の電気的特性

2.1 ショットキー接触モデル⁴⁾

図1に金属/n形半導体の接触前、接触後のエネルギー帯図を示す。ここで ϕ_m 、 ϕ_s は金属および半導体の仕事関数、 χ は半導体の電子親和力であり、 E_{Fm} 、 E_{Fn} は金属およびn形半導体のフェルミ準位である。

金属と半導体を接触させると、熱平衡状態では両者のフェルミ準位が一致するようにキャリアが移動する。n形半導体の場合では、 $\phi_m > \chi$ ならば半導体表面に空乏層が形成され、ショットキー障壁が現れる。その障壁の高さは

$$\phi_B = \phi_m - \chi$$

で与えられ、この接触は整流性となる。

この接触の金属側に正電位Vを加えた場合のエネルギー帯図を図2に示す。この場合、半導体側から見た障壁の高さが qV だけ低くなるためキャリアは障壁を越えて移動し、電流が流れる。この時の電圧を順バイアスといい、電流を順方向電流という。

一方、半導体側に正電位Vを加えた場合のエネルギー帯図を図3に示す。この場合、半導体側から見た障壁の高さが qV だけ高くなるため、キャリアは障壁を越えて移動できなくなり、少数キャリアによる微小電流しか流れない。この時の電圧を逆バイアスといい、少数キャリアによる微小電流を逆方向飽和電流という。このように、順バイアスのときに電流が流れ、逆バイアスのときにほとんど電流の流れない作用を整流作用という。この整流作用が半導体デバイスにとっての重要な特性である。

$\phi_m < \chi$ の場合の金属/n形半導体の接触前、接触後のエネルギー帯図を図4に示す。この場合、空乏層は形成されず障壁も形成されない。そのため、キャリアは金属-半導体間を自由に動くことができ、オーム性となる。半導体デバイスを用いるならば半導体と配線をつなぐ電極部分が必ず必要となる。従ってオーム接觸の重要性はきわめて高い。オーム接觸を得る方法には障壁が形成されない金属を用いる他にも、半導体表面近くに不純物濃度の高い層を形成し、トンネル効果を起こす方法もある。

2.2 バーディーン接觸モデル⁵⁾

ショットキーモデルでは障壁の高さは金属の仕事関数に依存しているが、SiやGaAsなど共有性の高い半導体と金属の接觸では障壁の高さは金属によらずほぼ一定となる。このため、ショットキーモデ




図1 $\phi_m > \chi$ の場合の金属/n形半導体接觸




図2 順バイアス




図3 逆バイアス




図4 $\phi_m < \chi$ の場合の金属/n形半導体接觸

ルとは違った別の機構により障壁が形成されると考えられる。この問題に対してはバーディーンモデルが適用される。バーディーンモデルでは、共有性の強い半導体の表面には表面準位が存在し、表面準位によってフェルミ準位がピニングされ、障壁が形成される。共有性の半導体では、結晶表面に結合する相手のいない未結合電子、すなわちダングリングボンドが存在している。このダングリングボンドは電子を容易に捕獲できるため、表面が電気的に中性になるまで半導体内部の電子を捕獲し、禁制帯中に局在準位を作る。これが表面準位であり、共有性の半導体と金属を接触させると、表面準位を占める電子のみが金属側へ流入することになり、ピニングによるフェルミ準位の湾曲は影響を受けない。従って接触金属によらず障壁が形成される。

表面準位密度が大きく金属-半導体間の電荷の交換が大きい場合、半導体の空間電荷層はほとんど無視できるため、表面準位を ϕ_0 、禁制帯幅を E_g とすると、バーディーンモデルでの障壁高さ ϕ_B は次式で表される。

$$\phi_B = E_g - \phi_0$$

2.3 半導体の共有性、イオン性を考慮した障壁高さ⁵⁾

金属/半導体接触では、半導体のイオン性が強ければショットキーモデルに従って障壁が形成され、共有性が強ければバーディーンモデルに従って障壁が形成される。障壁の高さは、イオン性であれば金属の仕事関数に依存し、共有性であれば金属の仕事関数に依存しない。半導体の共有性、イオン性を考慮すると、障壁の高さは次式で表される⁶⁾。

$$\phi_B = S^*(\phi_m - \chi) + (1 - S^*)(E_g - \phi_0)$$




図5 表面準位がある場合の
金属/n型半導体接触⁵⁾

ここで、 ϕ_B は障壁高さ、 S^* は界面挙動指数、 χ は半導体の電子親和力、 E_g は半導体の禁制帯幅、 ϕ_0 は表面準位、 ϕ_m は金属の仕事関数である。

また、 S^* は次のように定義される⁵⁾。

$$S^*(S) = d\phi_B/d\chi_m$$

S^* は半導体が共有性の場合では0に、イオン性の場合では1に近づく。 S^* が0の状態をバーディーン極限、1の状態をショットキー極限と呼ぶ⁶⁾。それぞれの極限、及び両者の中間の金属/半導体接触におけるバンド図を図7に示す。

2.4 低温界面反応²⁾

金属と半導体を接触させると、その界面では室温程度の低い温度で互いの構成原子の相互移動を伴う





図6 種々の半導体についての電気陰性度差に対する
 S^* のプロット⁵⁾




(a) バーディーン極限
 $S^* = 0$

(b) $0 < S^* < 1$

(c) ショットキー極限
 $S^* = 1$

図7 界面挙動指数 S^* を考慮した場合の金属/半導体接触界面バンド図⁷⁾

反応を起こすことがある。これを低温界面反応といふが、その顕著な例として、SiとAuの接触に見られる次の現象が上げられる。Si単結晶上に厚さ約100nmのAu膜を蒸着した試料を、酸化雰囲気中で約200°Cで加熱すると、10分程度でAu膜が黒く変色する。これは界面Si原子の共有結合が切れ、それがAu膜表面に現れて酸化膜(SiO_2)が形成されたために起こると考えられている(図8)。この低温界面反応の原因として、Si結晶の共有結合を担うクーロン相互作用が蒸着金属膜の自由電子によって弱められ共有結合が破壊されるとするスクリーニングモデルが提案されている。このような反応の起こる条件として、半導体のエネルギーギャップ E_g が2.5eV以下または比誘電率 ϵ_s が8以上とされている。また、金属の膜厚にも条件があり、Si/Au接触ではAuの膜厚が3ML(ML:原子層)以上でなければ反応は起こらない。

図8 Si/Au接触界面の低温界面反応²⁾

3. 実験方法

3.1 試料の作製

表面洗浄有り無しのp-Si(100)ウェハにTiをターゲットとし、RFマグネトロンスパッタ法によりスパッタした。また、表面洗浄したn-GaAs(100)ウェハにTi, Ni, W, Moをターゲットとし、RFマグネトロンスパッタ法によりスパッタした。図9にRFマグネトロンスパッタ装置の概略図を示す。 1×10^{-3} Torr以下の高真空まで真空排気したチャンバー内に、約 5×10^{-3} Torrの高純度Arガスを導入し、13.56MHzの高周波水晶発振式電源を用い投入パワー50Wで20分間スパッタした。この条件により膜厚が約1μmの高融点金属薄膜/半導体接触試料を作製した。

スパッタした試料を10~40mm²程度の大きさに

分割し、Ti/Si試料では400°C, 500°C, 600°C, 700°C, Ti, Ni, W, Mo/GaAs接触試料では100°C, 200°C, 300°C, 500°Cで、それぞれ空气中で30分間加熱を行った。Ti/GaAs, Ni/GaAs接触試料では、500°Cの加熱により表面に変色が見られた。




図9 RFマグネトロンスパッタ装置の概略図

3.2 電気的特性による評価

作製した試料の半導体面に電極としてIn-Ga(5:5)合金を塗布し、I-V特性とC-V特性を測定した。C-V特性の測定にはプレシジョンLCRメータを使用し、測定信号の周波数は75kHz, 2MHzとした。

3.3 オージェ電子分光法(AES)

作製した試料の中で加熱による変色の特に激しかったNi/GaAs接触試料について、加熱無し、300°C加熱後、500°C加熱後の試料のオージェスペクトルを測定した。図10にAES装置の概略図を示す。分析室内を 1×10^{-8} Torr以下まで真空排気し(到達真空度 1×10^{-10} Torr)、入射電子線のエネルギー E_p を3keV、電子線のフィラメント電流を3.3Aとし、掃引電圧0~1000Vでは変調電圧が $2V_{pp}$ 、ゲイン10V、掃引電圧1000~2000Vでは変調電圧が $5V_{pp}$ 、ゲイン20Vで測定を行った。




図10 AES装置概略図

4. 実験結果

4.1 Ti/Si 接触試料の I-V 特性

表面未洗浄 Si/Ti 接触の I-V 特性を図11に、表面洗浄 Si/Ti 接触の I-V 特性を図12に示す。未洗浄 Si/Ti 接触の 700°C 加熱後の試料でオーム性を示し、その他の試料は整流性を示した。




図11 未洗浄 Si/Ti の I-V 特性




図12 洗浄 Si/Ti の I-V 特性

4.2 Ti, Ni, W, Mo/GaAs 接触試料の I-V 特性

高融点金属/半導体接触の一例として Ni/GaAs 接触試料の I-V 特性を図13に、C-V 特性を図14に示す。Ti, Ni, W, Mo/GaAs 接触では、ほとんどの試料で整流性を示したが、300°C以上の加熱で整流性の劣化が見られた。




図13 Ni/GaAs の I-V 特性




図14 Ni/GaAs の C-V 特性

4.3 各試料の電気的特性

C-V 特性ではほとんどの試料で比例関係を示さず、諸定数を算出することが困難だったため、I-V 特性より求めた各試料の電気的特性、理想係数 n 、障壁高さ ϕ_B を表1にまとめる。未洗浄 Si/Ti 接触の 700°C 加熱後の試料でオーム性を示し、その他の試料は整流性を示した。また、高融点金属/GaAs 接触試料では、障壁高さが 0.5~0.7eV と接触金属によらずほぼ一定の値となった。

5. 考察

5.1 障壁高さと高融点金属の仕事関数の関係

I-V 特性より算出した障壁高さと金属の仕事関数の関係を図15に示す。ショットキー理論によれば、障壁高さ ϕ_B は金属の仕事関数 ϕ_m と半導体の電子親和力 χ の差で表されるので、 $\phi_B = \phi_m - 4.07$ となる。一方、実験結果を平均して求めた直線は $\phi_B = -0.05\phi_m + 0.84$ となり、障壁高さ ϕ_B は金属の仕事関数 ϕ_m に対してほぼ一定の値となっているため、バーディーンの理論が成り立っていると考えられる。




図15 障壁高さと金属の仕事関数の関係

表 1 I-V 特性による各試料の電気的特性、理想係数 n、障壁高さ ϕ_B

| 測定試料 | 電気的特性 | 理想係数 n | 障壁高さ ϕ_B [eV] |
|--------------------|-------|--------|--------------------|
| 未洗浄 Si/Ti 加熱前 | 整流性 | 9.7 | 0.817 |
| 未洗浄 Si/Ti 400°C加熱後 | 整流性 | 13.3 | 0.837 |
| 未洗浄 Si/Ti 500°C加熱後 | 整流性 | 18.0 | 0.779 |
| 未洗浄 Si/Ti 600°C加熱後 | 整流性 | 13.5 | 0.833 |
| 未洗浄 Si/Ti 700°C加熱後 | オーム性 | — | — |
| 洗净 Si/Ti 加熱前 | 整流性 | 16.4 | 0.903 |
| 洗净 Si/Ti 400°C加熱後 | 整流性 | 13.5 | 0.851 |
| 洗净 Si/Ti 500°C加熱後 | 整流性 | 9.7 | 0.814 |
| 洗净 Si/Ti 600°C加熱後 | 整流性 | 13.7 | 0.764 |
| 洗净 Si/Ti 700°C加熱後 | 整流性 | 11.3 | 0.829 |
| Ti/GaAs 加熱前 | 整流性 | 7.7 | 0.718 |
| Ti/GaAs 100°C加熱後 | 整流性 | 8.7 | 0.628 |
| Ti/GaAs 200°C加熱後 | 整流性 | 7.8 | 0.660 |
| Ti/GaAs 300°C加熱後 | 整流性 | 12.2 | 0.585 |
| Ni/GaAs 加熱前 | 整流性 | 5.1 | 0.695 |
| Ni/GaAs 100°C加熱後 | 整流性 | 7.8 | 0.623 |
| Ni/GaAs 200°C加熱後 | 整流性 | 9.8 | 0.580 |
| Ni/GaAs 300°C加熱後 | 整流性 | 11.4 | 0.561 |
| W/GaAs 加熱前 | 整流性 | 8.9 | 0.601 |
| W/GaAs 100°C加熱後 | 整流性 | 12.7 | 0.630 |
| W/GaAs 200°C加熱後 | 整流性 | 7.0 | 0.635 |
| W/GaAs 300°C加熱後 | 整流性 | 9.8 | 0.594 |
| Mo/GaAs 加熱前 | 整流性 | 8.5 | 0.684 |
| Mo/GaAs 100°C加熱後 | 整流性 | 6.8 | 0.703 |
| Mo/GaAs 200°C加熱後 | 整流性 | 7.8 | 0.628 |
| Mo/GaAs 300°C加熱後 | 整流性 | 13.3 | 0.510 |

5.2 Ti/Si 接触界面の考察

Ti/Si 接触では、未洗浄 Si/Ti 接触の 700°C 加熱後の試料でオーム性を示し、その他の試料では整流性を示した。そこで洗浄・未洗浄試料の 700°C 加熱前後の界面のモデルを提案した。図16に洗浄 Si/Ti 接触界面の 700°C 加熱前後のモデルを示し、図17に未洗浄 Si/Ti 接触界面の 700°C 加熱前後のモデルを示す。

Ti/Si 接触では、低温界面反応により常温程度の低い温度領域においても相互拡散が起こり、界面に Ti-Si のアモルファス層が形成される。これは加熱により層の厚さが増加する。さらにこのアモルファス層は 450°C 程度の熱処理により Si 基板側から結晶化を始める⁸⁾。

このとき界面に不純物による汚染層が存在しない場合、結晶化は核生成によって成長すると考えられている⁸⁾。図16の場合、Ti-Si 結晶層が核生成により島状に成長し、加熱により形成された TiO₂ 層まで到達したと考えられる。これにより TiO₂/Ti-Si 接触が形成され整流性を示したと考えられる。

界面に汚染層が存在する場合、Si 表面に存在する異種原子が触媒的に働いて、その上に堆積する層の形成をコントロールする場合がある⁹⁾。図17の場合、Si 基板上の汚染層が Ti-Si の結晶化を抑制し、Ti/Ti-Si の層構造が形成され、これが電気伝導に関与しオーム性を示したと考えられる。




図16 洗浄 Si/Ti 接触界面の 700°C 加熱前後のモデル



図17 未洗浄 Si/Ti 接触界面の 700°C 加熱前後のモデル

5.3 Ni/GaAs 接触試料の Ni 表面オージェスペクトル

500°C 加熱後 Ni/GaAs 接触試料の Ni 表面が緑色に変色した理由を考察するため、オージェスペクトルを測定した。図18に Ni/GaAs の加熱によるオージェスペクトルの変化を示す。(c) 500°C 加熱後の試料では、(a) 加熱無し、(b) 300°C 加熱後の試料に比べ、Ni オージェピークが少なくなっている。図19に 500°C 加熱後 Ni/GaAs と GaAs ウエハのオージェスペクトルを示す。(b) 500°C 加熱後 Ni/GaAs 表面に As オージェピークが見られ、(c) 表面から深さ約 40 Å, (d) 表面から深さ約 100 Å では As が少なくなっていることがわかる。これは、500°C の加熱により GaAs 基板の Ga と As の結合が切れ、As が Ni 表面に遊離し、Ni 表面に As 酸化物が形成されたためと考えられる。




図18 Ni/GaAs 接触試料の加熱による Ni 表面に対するオージェスペクトルの変化




図19 500°C加熱後 Ni/GaAs 接触試料の Ni 表面と GaAs ウエハ表面のオージェスペクトル

6. 結言

RF マグネットロンスパッタ法を用いて作製した Ti/Si 試料及び Ti, Ni, W, Mo/GaAs 試料について電気的特性による研究を行った結果、以下の事がわかった。

- ・高融点金属薄膜/GaAs 接触の試料では、障壁高さ ϕ_B は金属の仕事関数 ϕ_m に対してほぼ一定の値 ($\phi_B = -0.05\phi_m + 0.84$) となり、バーディンの理論が成り立つと考えられる。
- ・Ti/Si 接触では、未洗浄 Si/Ti 接触の 700°C 加熱後の試料でオーム性を示し、その他の Ti/Si 接触試料では整流性を示した。そこで洗浄・未洗浄試料の 700°C 加熱前後の界面のモデルを提案した。
- ・高融点金属薄膜/GaAs 接触の試料では、500°C の加熱により Ti/GaAs, Ni/GaAs 接触試料の金属薄膜表面が変色した。そこで変色の特に激しかった Ni/GaAs 接触試料の Ni 表面についてオージェスペクトルを測定したところ、Ni 表面に As 酸化物が存在していることがわかった。
- 高融点金属薄膜/半導体接触では、金属表面に半導体基板の酸化物層が現れるなど、低温界面反応による様々な現象が起こり、それが電気的特性に大きく関与していくことがわかった。

参考文献

- 1) 財満鎮明, 安田幸夫: 高融点金属/Si 界面の電気的特性と結晶学的構造, までりあ, 33, p.691 (1994)
- 2) 平木昭夫, 小林啓介: 半導体/金属・界面形成の初期過程—Si-Au, Pd, Ni 系を中心として—, 固体物理, Vol.18, No.4, pp.183-185 (1983)
- 3) 青野正和, 八木克道, 他: 表面物性工学ハンドブック, 丸善, (1987), pp.328-329
- 4) 國岡昭夫, 上村喜一: 新版基礎半導体工学, 朝倉書店, (2000), pp.109-132
- 5) B.L.Sharma : Metal-Semiconductor Schottky Barrier Junction and Their Applications, Plenum Press New York and London, pp.1-11 (1984)
- 6) 曾根純一: 表面・界面の物理, 丸善, (1996), pp.206-207
- 7) 岩沢康裕, 梅澤喜夫, 澤田嗣郎, 辻井薰監修: 界面ハンドブック, エヌ・ティー・エス, (2001), p.228
- 8) 小川真一: ULSI プロセスにおける高融点金属/Si 基板界面反応, までりあ, 35, pp.355-359 (1996)
- 9) 平木昭夫, 成沢忠: 表面・界面の分析と評価, オーム社, (1994), pp.64-65